在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 280|回复: 15

[求助] LVS求助关于版图不识别rnposab_3t_ckt的问题

[复制链接]
发表于 昨天 11:57 | 显示全部楼层 |阅读模式
100资产
以前也在论坛上看到过此类的求助,但是一直没有搞懂大家都是如何解决的,请各位路过的大佬瞅一眼给点帮助.问题报错如图一
本人猜测可能与LVS rule的option有关,因为存在非CKT的电阻器件(器件定义是R)所以电阻开关我们设置了R,如图二
但是rnposab_3t_ckt的器件定义是WL,如图三。所以这种情况要如何解决呢?


                               
登录/注册后可看大图
图一

                               
登录/注册后可看大图
图二

                               
登录/注册后可看大图
图三

发表于 昨天 14:05 | 显示全部楼层
你这个开关只是影响参数比较,应该不影响器件识别,建议你把这两个电阻版图调出来对比下,是不是缺少了什么层次导致的,如果版图确定没问题再考虑rule的影响
发表于 昨天 14:06 | 显示全部楼层
先看看版图层次是否都是正常的,少不少层次。然后还可以把电路里的电阻名字换成lvs版图提取出来的那个电阻名字
发表于 昨天 14:19 | 显示全部楼层
同时存在两种电阻?ckt和非ckt? 那让电路都统一一下啊
发表于 昨天 14:30 | 显示全部楼层
你贴的两张图都跟这个错误没有关系。 图二是LVS 比较电阻值的设置,图三是定义rnposab_3t_ckt器件的三端的。
贴一下LVS文档中rnposab_3t_ckt和rnposab_3t器件的识别部分, 这两个应该是有不同的辅助layer来区分的,对应的看一下版图上层次? 如果调用标准PCELL的话,大概率是你有覆盖额外的layer在器件上影响了版图器件的识别,可以检查一下版图上的层次。
 楼主| 发表于 昨天 15:01 | 显示全部楼层
本帖最后由 qklt123 于 2024-12-20 10:46 编辑


110006 发表于 2024-12-19 14:30
你贴的两张图都跟这个错误没有关系。 图二是LVS 比较电阻值的设置,图三是定义rnposab_3t_ckt器件的三端的 ...





感谢您的回复,但是做过实验将此开关改成WL确实会使这个错误消失
 楼主| 发表于 昨天 15:03 | 显示全部楼层


Quinn714 发表于 2024-12-19 14:05
你这个开关只是影响参数比较,应该不影响器件识别,建议你把这两个电阻版图调出来对比下,是不是缺少了什么 ...


感谢您的回复,调出来看过,层次看着倒是没什么问题
 楼主| 发表于 昨天 15:04 | 显示全部楼层


我是噪声 发表于 2024-12-19 14:06
先看看版图层次是否都是正常的,少不少层次。然后还可以把电路里的电阻名字换成lvs版图提取出来的那个电阻 ...



                               
登录/注册后可看大图


首先感谢您提供的思路,修改了一下名称还是会报错,不知是不是我中间的操作有误。其次,还是想寻求在不改变网表的情况下能解决这个问题
 楼主| 发表于 昨天 15:05 | 显示全部楼层


fengrlove 发表于 2024-12-19 14:19
同时存在两种电阻?ckt和非ckt? 那让电路都统一一下啊


哈哈,以前有说过这个问题,可能电路有电路的考量
发表于 昨天 15:17 | 显示全部楼层


qklt123 发表于 2024-12-19 15:05
哈哈,以前有说过这个问题,可能电路有电路的考量


很早之前我也碰到这个问题,是两个公司做的,一个用ckt,一个没用,结果在top merge就出现你这样的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 20:43 , Processed in 0.046490 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表