calibre lvs 比对后出错

semon_lee · 发表于 6 天前

1.把hcell 先加上，加上所有的cell name ，去除掉其中除decap 之外的所有physical cell；
2.尝试先开开virtual connection 跑一下，注意后面问题debug 结束后一定要关掉这个，要不然最终lvs 结果不保证正确；
3.icc 中查一下short，先解一下，此外ERC需要看下，erc 的结果也可以帮忙定位问题位置

Patrick0809 · 发表于 6 天前

请问我在virtuoso运行calibre nmlvs的话，lvs可以通过，因为不知道什么原因生成了个新的spice网表把我v2lvs的网表覆盖掉了。这种情况lvs肯定不能算过吧。（不在virtuoso打开calibre，在terminal打开calibre不会这样）

Patrick0809 · 发表于 6 天前

我layout出来的版图STD的管子和sp里调用的STD.cdl中管子的不符啊，这点lvs会报错；这个是LVS rules设置的问题么。

dingyisuper1 · 发表于 6 天前

本帖最后由 dingyisuper1 于 2024-12-18 15:55 编辑

Patrick0809 发表于 2024-12-18 15:06
我layout出来的版图STD的管子和sp里调用的STD.cdl中管子的不符啊，这点lvs会报错；这个是LVS rules设置的问 ...

看你第十楼贴的图，像是你的衬底没有接地，检查一下有没有打label，power via有没有连好，clobal connect这些有没有连上，erc过了之后再看管子的问题。比如你可能有一个cell有两片pin都该接到vss，但你没接上，他们就被算作连到两个net了

Burch · 发表于 6 天前

我今天上午刚遇到同样的问题，我这的原因是因为生成layout的spi的时候读入的gds文件中缺少了电源的层级，导致电源线没接上，纠正导入的gds文件后就ok了，前提是确保你给calibre的版图电源没有问题

[求助] calibre lvs 比对后出错

站长推荐 /2