反相器类Pierce晶体振荡器噪声分析

acroX

想向各位大佬求助下，对于图中这样的振荡器模型如何进行噪声分析啊？想将MOS管各类噪声以及晶体中的热噪声以及并联电阻的热噪声传递到输出端，但因为要经过一个环路所以不知道该怎么分析了，同时也没有弄清楚是否要用等效噪声电压与等效噪声电流共同作用影响噪声输出，求求各位帮帮忙......,目前能想到的是这样构建噪声源并进行传递。

taocloud

这个太难 因为crystal 大信号模型，而频率传输函数分析是基于小信号模型。
你应该借鉴的应该是VCO大信号噪声分析的方法，去看看相关的书吧

acroX

taocloud 发表于 2024-12-10 22:14
这个太难 因为crystal 大信号模型，而频率传输函数分析是基于小信号模型。
你应该借鉴的应该是VCO大信号噪 ...

感谢您的回复，我看针对于VCO的信噪分析很多基于ISF模型得到噪声的具体影响但没有解释各部分噪声怎么叠加至输出端，所以在晶振中是没有办法通过将crystal中电阻的热噪声分离出来并与MOS管热噪声与闪烁噪声叠加通过环路增益得到输出的噪声吗？

taocloud

acroX 发表于 2024-12-10 22:51
感谢您的回复，我看针对于VCO的信噪分析很多基于ISF模型得到噪声的具体影响但没有解释各部分噪声怎么叠加 ...

你不必在意那个电阻，其实那个电阻对噪声的影响是要忽略的。

如果你用Pnoise or Hbnoise仿真过crystal的噪声，看过各部分的噪声贡献，就明白了。

taocloud

acroX 发表于 2024-12-10 22:51
感谢您的回复，我看针对于VCO的信噪分析很多基于ISF模型得到噪声的具体影响但没有解释各部分噪声怎么叠加 ...

理论上 你是可以通过ISF模型，计算每一个噪声源对最后的噪声贡献。

不过比最好先跑跑仿真看看噪声分布，抓住重点部分。另外你要是电路完整，你应该会发现crystal的输出驱动buffer以及esd部分的电阻 对噪声贡献相当大。

acroX

taocloud 发表于 2024-12-10 23:08
理论上 你是可以通过ISF模型，计算每一个噪声源对最后的噪声贡献。

不过比最好先跑跑仿真看看噪声分布， ...

感谢您，之前只通过pnoise看过整体的输出端噪声，各部分分布我再仿真看看结果

acroX

taocloud 发表于 2024-12-10 23:08
理论上 你是可以通过ISF模型，计算每一个噪声源对最后的噪声贡献。

不过比最好先跑跑仿真看看噪声分布， ...

通过Noise Seperation确实可以看到反相器中的两个MOS管对噪声占比达到了近100%，但是我想知道的是如何通过数学建模的方式得到这样的结果，反向推导的话应该是需要将反相器噪声通过LoopGain推至输出端，但通过LoopGain中的式子可知我的输入叠加至输出端是与下边的晶振以及负载电容无关，想请问您如果就单纯想就这样的一个简单振荡器结构工程上想降低噪声应该是直接扫描参数得出反相器jitter最小时的W/L来得到最优解吗？

taocloud

1. 反相器buffer 之前的噪声占比很小，是以为晶振的高Q值 帮你滤波了
2. 所以你要提高buffer的噪声性能，在高要求的晶振电路里，输出buffer的功耗甚至会超过晶振核心电路。

acroX

taocloud 发表于 2024-12-11 16:44
1. 反相器buffer 之前的噪声占比很小，是以为晶振的高Q值 帮你滤波了
2. 所以你要提高buffer的噪声性能，在 ...

理解到您的意思是在设计中主要考虑输出级buffer的噪声影响，而不是在晶振主振电路中来通过一些处理降低噪声，另外还想请教您在晶振主振电路中有文献能通过修改负载电容CL（C1，C2）来明显降低噪声，这我也是通过仿真得到了相同的结果（整体降低了10dBc/Hz左右），这种在工程中会考虑使用吗？因为一般会给定标称的CL，感谢您的耐心回复！

taocloud

acroX 发表于 2024-12-11 19:14
理解到您的意思是在设计中主要考虑输出级buffer的噪声影响，而不是在晶振主振电路中来通过一些处理降低噪 ...

CL 通常由频率稳定性 以及频率校准要求决定（CL值修改会改变振荡器频率）