sigma delta ADC架构CIFF第一级前馈支路放在开关前后的影响

hudie23 · 发表于 2024-12-6 11:33:25

求助：看到CIFF架构中前馈支路有放在输入信号之后自举开关之前的，还有放在自举开关之后的。这两者有什么区别吗？
或者有什么资料推荐吗？

风也信子 · 发表于 2024-12-6 11:33:26

hudie23 发表于 2024-12-7 17:25
您好，可以进一步请教一下吗？我的理解是前馈支路放在采样开关后面，这样共用开关会让电路更敏感，性能会 ...

是跟具体电路相关的，本质原因是采样结束时刻主通路的采样信号会不会受到影响。你可能前馈和主通路是同相位采样，如果前馈先断主通路再断，采样就会受影响

castrader · 发表于 2024-12-6 11:39:39

你自己看一下就知道了，Phi2相位时，采样电容左侧短路了啊。

hudie23 · 发表于 2024-12-6 14:27:10

castrader 发表于 2024-12-6 11:39
你自己看一下就知道了，Phi2相位时，采样电容左侧短路了啊。

非常感谢，抱歉我忘记标注了
补充说明一下，我的架构里前馈电容左侧也加了一个p1d的开关，忘记在图中标注了

输入信号后面采用的是自举开关，前馈电容这边采用CMOS开关

风也信子 · 发表于 2024-12-6 14:35:59

前馈和主通路能否共用采样开关的问题，共用会让电路更敏感，尤其第一级，不合理的时序，馈通等，都会让调制器SQNR下降

hudie23 · 发表于 2024-12-6 15:08:05

风也信子发表于 2024-12-6 14:35
前馈和主通路能否共用采样开关的问题，共用会让电路更敏感，尤其第一级，不合理的时序，馈通等，都会让调制 ...

非常感谢，有点思路了

hudie23 · 发表于 2024-12-7 17:25:32

风也信子发表于 2024-12-6 14:35
前馈和主通路能否共用采样开关的问题，共用会让电路更敏感，尤其第一级，不合理的时序，馈通等，都会让调制 ...

您好，可以进一步请教一下吗？我的理解是前馈支路放在采样开关后面，这样共用开关会让电路更敏感，性能会变差。但是我在仿真这两种电路（改变前馈节点在自举开关的位置），我看到前馈支路在自举开关之后的仿真结果的有效位数比在之前的有效位数要高。是我理解错了吗？

数据说明：输入信号频率5K，采样频率1.024M
前馈支路在自举开关之后

前馈支路在自举开关之前

hudie23 · 发表于 2024-12-8 12:07:41

风也信子发表于 2024-12-8 09:53
是跟具体电路相关的，本质原因是采样结束时刻主通路的采样信号会不会受到影响。你可能前馈和主通路是同相 ...

非常感谢

[求助] sigma delta ADC架构CIFF第一级前馈支路放在开关前后的影响

最佳答案

点评

站长推荐 /2