cadence ade多次仿真结果不一致

mimmimhu

cadence 仿真 在电路参数不变的情况下，进行多次仿真仿真结果不一致，或者电路在第一次仿真可以正常工作，下一次仿真无法正常工作。

或者是将基本器件修改为带ckt器件仿真就无法进行了(p33-p33_ckt)
有遇到同样问题的兄弟可以交流一下吗！！！

acrofoxAgain

每次仿真结果不一致，可能是电路太依赖初始状态，每次仿真前把仿真目录删了，是不是就一致了？如果是，那可能是初始状态（启动时的状态，相当于.ic，或者求解时的初始态，相当于.nodeset）。

换p33_ckt仿真无法进行，那说明模型不太好。没法左右模型的情况下，只好对电路做些改动，也许电路稍微改动一下就正好避开了模型不好的区域。

踟蹰的天

你是前仿还是后仿？我之前后仿遇到类似的问题，定位到大概是第二次及后续的仿真使用的网表可能是其他的网表，后来这问题也没解决，不过也没再遇到了。
这是我当时的帖子：
https://bbs.eetop.cn/thread-943960-1-1.html

mimmimhu

   

acrofoxAgain 发表于 2024-12-3 16:54
每次仿真结果不一致，可能是电路太依赖初始状态，每次仿真前把仿真目录删了，是不是就一致了？如果是，那可 ...

我试试，谢谢回复

mimmimhu

   

踟蹰的天 发表于 2024-12-3 22:24
你是前仿还是后仿？我之前后仿遇到类似的问题，定位到大概是第二次及后续的仿真使用的网表可能是其他的网表 ...

这个是后仿