为什么 Clock tree 上不能混用 VT 做 tree

zhoufengfan · 发表于昨天 16:14

您需要登录才可以下载或查看，没有账号？注册

x

为什么 Clock tree 上不能混用 VT 做 tree，是因为不同 VT 的timing derate 不同吗？
然而，在修timing 的时候可以在 data path 上替换 vt 呢？

hxy2018 · 发表于昨天 17:04

clock tree上要做到clock skew尽量小，如果选用不同的VT的话，clock skew不容易收敛，

ywwuyifan · 发表于昨天 17:32

tsmc有highly recommend只用一种VT和gate length

omityoung · 发表于昨天 18:17

ocv 偏差不同

zhoufengfan · 发表于 6 小时前

本帖最后由 zhoufengfan 于 2024-12-4 11:31 编辑

omityoung 发表于 2024-12-3 18:17
ocv 偏差不同

如果考虑 OCV 的话 data path 上也应该会有影响，那么 data path 也应该是只用一种 vt 比较好，不过我们一般在修 timing 的时候会替换 vt ，没有像 clock path 要求那么严格。

[求助] 为什么 Clock tree 上不能混用 VT 做 tree