在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 71|回复: 0

[求助] IC Compiler中logic 0 怎么才能和电源地建立逻辑关系?

[复制链接]
发表于 前天 09:27 | 显示全部楼层 |阅读模式
200资产
求助!!!!IC Compiler中logic 0  怎么才能和电源地建立逻辑关系?

我用命令撒sapre cell: insert_spare_cells -lib_cell  {AND2_X2 INV_X2 OR2_X2  DFF_X2}\
                         -cell_name spares\
                         -num_instances 10\
                         -tie
网表中显示所有的spare cell input都和logic 0 连接在了一起,但是ICC图形界面显示所有的spare cell的 input都是浮空的,没有和电源地VSS连接在一起,怎么才能将spare cell的input接到电源地线呢?

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 05:09 , Processed in 0.012590 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表