设计了一个单级的全差分折叠式共源共栅电路，为什么增益一直上不去呢？

小胡好好学习 · 发表于 2024-11-29 13:05:38

迷路大脸猫发表于 2024-11-29 12:34
楼上都什么回答，电流变大，rout变小，但是gm变大了啊。
运放的增益跟电流没关系，只与工艺固定参数，L，vd ...

你认真的吗

迷路大脸猫 · 发表于 2024-11-29 13:44:24

小胡好好学习发表于 2024-11-29 13:05
你认真的吗

回去看sansen第二章开头

zjouu · 发表于 2024-11-29 13:45:18

怎么都是乱七八糟的回答

jjkbbq · 发表于 2024-11-29 13:51:27

电路结构问题，共模反馈电压应该接在V1

小胡好好学习 · 发表于 2024-11-29 13:52:38

迷路大脸猫发表于 2024-11-29 13:44
回去看sansen第二章开头

他算的不是管子的本征增益？

acging · 发表于 2024-11-29 15:02:59

迷路大脸猫发表于 2024-11-29 12:34
楼上都什么回答，电流变大，rout变小，但是gm变大了啊。
运放的增益跟电流没关系，只与工艺固定参数，L，vd ...

你这回答也不严谨啊，gm取决于输入级的电流，rout取决于输出级电流，折叠的电流比例调整下，增益跟总电流并不是无关的。

zt_ic222 · 发表于 2024-12-11 11:45:04

本帖最后由 zt_ic222 于 2024-12-11 11:46 编辑

刚入门的小明发表于 2024-11-29 10:47
一个运放20多mA啊？

迪拜设计法，1.8V的从来不知道自己能玩这么高规格

liuzexue · 发表于 2024-12-11 13:16:28

看不到你的宽长比，如果不是L取的特别小的话，那就纯粹是因为Vds太小，导致管子几乎在线性区了。
尽管region=2，但管子Vds-Vdsat太小了。

[求助] 设计了一个单级的全差分折叠式共源共栅电路，为什么增益一直上不去呢？