设计了一个单级的全差分折叠式共源共栅电路，为什么增益一直上不去呢？

yangyyyyy · 发表于 2024-11-29 10:37:07

您需要登录才可以下载或查看，没有账号？注册

x

发现负载管的Rout非常小，P4 5只有200左右，N10,11只有62 这是什么原因导致的呢
微信图片_20241129103610.png

yangyyyyy · 发表于 2024-11-29 10:40:33

这是宽长比的一些信息
微信图片_20241129103610.png

刚入门的小明 · 发表于 2024-11-29 10:47:31

一个运放20多mA啊？

acging · 发表于 2024-11-29 10:51:06

因为Rout跟电流是反比的

yangyyyyy · 发表于 2024-11-29 10:54:46

acging 发表于 2024-11-29 10:51
因为Rout跟电流是反比的

但是为什么PM11 12的rout就比较大呢用的相同的电流

Shiroihane · 发表于 2024-11-29 11:01:46

最简单的欧姆定律，(输出电压-VDD）/支路电流，想提高增益减电流，对应带宽会降。

j6916961 · 发表于 2024-11-29 11:13:42

电流太大了，输出阻抗就特别小

小胡好好学习 · 发表于 2024-11-29 11:32:34

Shiroihane 发表于 2024-11-29 11:01
最简单的欧姆定律，(输出电压-VDD）/支路电流，想提高增益减电流，对应带宽会降。 ...

输出阻抗是这么算的吗

迷路大脸猫 · 发表于 2024-11-29 12:26:11

vds太小了，提升V3能改善增益。
可以自己仿下不同vds的selfgan gmid曲线，你就会发现selfgain受vds的影响蛮大的，尤其是是vds过小的时候。输出摆幅跟增益要做折中。

迷路大脸猫 · 发表于 2024-11-29 12:34:41

楼上都什么回答，电流变大，rout变小，但是gm变大了啊。
运放的增益跟电流没关系，只与工艺固定参数，L，vdsat有关。

[求助] 设计了一个单级的全差分折叠式共源共栅电路，为什么增益一直上不去呢？