设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 后端做完之后 min pulse的问题
返回列表 发新帖
查看: 293|回复: 7

[求助] 后端做完之后 min pulse的问题

[复制链接]
masj2022
发表于 7 天前 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 masj2022 于 2024-11-14 20:24 编辑

在做完sign off之后，发现设计存在min pulse的问题，于是我对比了到达同一个reg的fall edge开始，发现当处于open edge的时候，就会比close edge更悲观，然后目前揣测是因为early path和late path的计算一个是加上某值，另一个是减去某值，从而导致early和late差距更大，那么有没有什么办法可以让工具计算的时候不考虑这一块的差异。或者这种min pulse的问题必须要修吗。

具体报告

具体报告
回复

举报

masj2022
 楼主| 发表于 7 天前 | 显示全部楼层
还有个问题，就是计算这些path的时候，是否需要考虑ocv和derate，因为我看到报告中并没有cppr
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

GavinICer
发表于 7 天前 | 显示全部楼层
必须修
回复 支持 反对

举报

LiangRunhua
发表于 7 天前 | 显示全部楼层
min_pulse约束与lib中reg的CK pin的input transtion有关系，是否有比较大的trans问题？另外这个值与setup uncertain值的设置也有关系， 看是否留了比较大的时序余量。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

masj2022
 楼主| 发表于 7 天前 | 显示全部楼层


GavinICer 发表于 2024-11-14 17:07
必须修


收到
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

masj2022
 楼主| 发表于 7 天前 | 显示全部楼层


LiangRunhua 发表于 2024-11-14 17:10
min_pulse约束与lib中reg的CK pin的input transtion有关系，是否有比较大的trans问题？另外这个值与setup u ...


这支clock的频率太高了，导致两个脉冲之间间距很短，但是tree很长。导致每一级的递减很多。到最后的时候就没两个了

EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Lee_zhichao
发表于 7 天前 | 显示全部楼层
看下path上的noise
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

masj2022
 楼主| 发表于 6 天前 | 显示全部楼层


Lee_zhichao 发表于 2024-11-14 22:12
看下path上的noise


嗯嗯呢，这个也debug过，clock是加屏蔽线，noise基本没有嘚

目前看是因为环境中没移除crpr，以及δ
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 21:00 , Processed in 0.021225 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表