tmsc 28nm工艺有关PO的drc求助

光非 · 发表于 2024-11-14 18:03:44

本帖最后由光非于 2024-11-14 18:04 编辑

缘梦寻心发表于 2024-11-14 16:54
感谢解答，可否再请教一下下面的解决方法

可以，但是需要你把报错描述也截图发出来

缘梦寻心 · 发表于 2024-11-14 18:07:44

光非发表于 2024-11-14 18:03
可以，但是需要你把报错描述也截图发出来

缘梦寻心 · 发表于 2024-11-14 18:08:35

缘梦寻心发表于 2024-11-14 18:07

登录/注册后可看大图

光非 · 发表于 2024-11-14 18:10:07

缘梦寻心发表于 2024-11-14 18:07

是错误描述，RVE 界面的描述，不是layout 中显示的报错

缘梦寻心 · 发表于 2024-11-14 18:26:30

光非发表于 2024-11-14 18:10
是错误描述，RVE 界面的描述，不是layout 中显示的报错

哦哦，那也就是不用管吗

缘梦寻心 · 发表于 2024-11-15 19:36:03

李艳小瓶子发表于 2024-11-14 17:14
第一个poly必须垂直第二个你的poly要对齐gate保证矩形第三个不允许悬空模块级别可以忽略但是也得看看是不 ...

感谢大佬的解答

[求助] tmsc 28nm工艺有关PO的drc求助