自制电感版图加入LVSBOX过Calibre LVS时如何解决短路的pin会自动删除一个的问题？

doghead

自制电感版图加入LVSBOX过Calibre LVS时如何解决短路的pin会自动删除一个的问题？



具体地来说，假如有一个电感端口名称为N01 N02，在calibre LVS BOX中设置好，并且加入好subskt的spice网表来跑lvs，最后的结果可以识别到电感，但是会报layout少了一个端口，应该是calibre自身判定N01 N02短路了自动删除了一个。

已有的做法是加入电感对应金属层的metalRES即可解决短路的问题。例如TSMC 65nm中instance名称为rm10/rm1-8，但该工艺中没有rm9，只找得到rm9a/z，不知道能不能用？

另外也有帖子提到参考pdk电感里面加入inddmy layer的做法，但是我直接用该layer覆盖电感版图再跑lvs结果是没有区别，一样地报短路错误。

浏览了论坛所有相关的帖子都不太能得到关于修改lvs rule文件比较清楚的解答，想向各位专家请教一下如何在不用metalRES的情况下过电感的lvs呢？

yuxidaliumang

rm9A/Z是不是根据你们选的metal9的厚度决定的啊？

doghead

yuxidaliumang 发表于 2024-10-22 10:07
rm9A/Z是不是根据你们选的metal9的厚度决定的啊？

rm9a里面的层是AP，rm9z里面是m9，但是rm9z我在文件里面找不到定义，所以想知道能不能通过自定义lvs文件的形式来过电感。当然把电感打断连一层m8再用metalres也是能过lvs的，只是这样会对版图进行操作，而定义rule文件则只需要额外编写一个sp文件。

yuxidaliumang

你们工艺用的啥啊，1p几M,几x几z几u？

yuxidaliumang

你们工艺用的啥啊，1p几M,几x几z几u？

doghead

yuxidaliumang 发表于 2024-10-22 10:19
你们工艺用的啥啊，1p几M,几x几z几u？

65是1p9m 6x1z1u alpa1 55是1p8m 6lc 1tmc 1mttc alpa1

yuxidaliumang

你看看你自己的design rule 文档，有没有相关的信息

acrofoxAgain

自己定义一个辅助层，修改层运算语句和connect语句，这改动大些。
如果不想对原有ruledeck做太多的改动，也不想增加层。可以增加一条svrf语句
layout polygon，用画slot的层把电感金属“切断”。

doghead

"
可以增加一条svrf语句
layout polygon，用画slot的层把电感金属“切断”。
"
这个可以展开讲讲吗？感谢！