在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 485|回复: 5

[求助] lvs求助

[复制链接]
发表于 2024-10-20 17:43:15 | 显示全部楼层 |阅读模式
20资产
请问有人用过格芯22nm工艺吗,多个数字版图放在一起过不了lvs,是需要添加什么层吗,单个数字版图lvs是过了的,Psub2也加过了,

发表于 2024-10-20 18:24:59 | 显示全部楼层
上报告! 就这神仙也难帮到啊
发表于 2024-10-21 08:54:06 | 显示全部楼层
不上图  瞎猜吗
 楼主| 发表于 2024-10-21 16:25:59 | 显示全部楼层


报的都是内部电路的错误,单个放lvs是过的,cdl网表也检查过,接口顺序没问题
de6ed3a090fa5d641d4c849170d417c.jpg
edf1d6b2c3936e31a8c9f351110ff72.jpg
发表于 2024-10-22 14:05:58 | 显示全部楼层
你这估计有open存在,把单个box住看接口有没有open 主要电源类的
发表于 2024-10-22 14:34:52 | 显示全部楼层
1. 把数字各个模块的网表和gds copy 到自己目录下,确保top run lvs 的过程中模块的数据不会被冲掉和修改
2.先box 掉模块,确保顶层pass
3.上面两个都过了的话,问题就会暴露的比较明确,一般来说第一条出问题的概率非常大
4.pr 工具确保使用的是最新的模块lef ,确保数据一致性,有时候模块更新数据,但是top 看不到,跑起来就出问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:35 , Processed in 0.017630 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表