在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 513|回复: 4

[求助] 二倍频电路怎么增加占空比

[复制链接]
发表于 2024-10-10 20:35:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
534f5634d3f91262016e1498059e60ea.jpeg

180nm工艺,想用80M时钟做160M时钟,占空比在50%左右,我发现在延时链上加很多反相器也没有用,请问有什么简单的办法吗。
发表于 2024-10-10 21:48:58 | 显示全部楼层
要保证从Q(或Q‘)到C的delay正好是1/4个period才保证50%的占空比。由于PVT的原由,很难保证delay一直是1/4个period,且组合逻辑上很难保证没有glitch.
发表于 2024-10-11 09:06:37 | 显示全部楼层
做一个PLL就行了
发表于 2024-10-11 09:50:44 | 显示全部楼层
DLL或者校准
 楼主| 发表于 2024-10-25 14:31:20 | 显示全部楼层
最后改用一个delay加一个异或门做了时钟二倍频
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 06:48 , Processed in 0.017010 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表