关于generate clock source pin定义位置

又来长脑了 · 发表于 2024-10-9 10:40:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

generate clock的source pin定义在master clock的定义点上还是说靠近gen clk的位置上定义，是否考虑clock latency？

cxksyue · 发表于 2024-10-9 13:27:46

-source写定义master clock的那个点，要考虑clock latency

upsidedown · 发表于 2024-10-9 14:36:05

如果源时钟波形没有发生显著改变（只经过buffer inverter或cg），衍生时钟的source pin选源时钟扇出的哪个位置对于工具来说并没有区别。我认为只经过数字逻辑的latency没有必要定义（且难以估计），否则应当用set_clock_latency来尽量模拟实际。

zero_0 · 发表于 2024-10-9 14:54:30

都可以，只要是leaf pin，能保证相位关系和路径唯一就行了
比如说分频器寄存器前有个反相器，master pin指定在反相器后面的点比较好
比如说有两条重汇聚路径，master pin指定在其中一条路径中间的点比较好

不管master pin定义在中间哪个点，latency都会propagate的

hxy2018 · 发表于 2024-10-9 15:15:07

应该定义在gen clk那边，因为从master clock到generated clock可能会有waveform的变化，clock latency会从定义的pin上往前propagate.

[求助] 关于generate clock source pin定义位置

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2