设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › vco/pll/else？
返回列表 发新帖
查看: 116|回复: 1

[求助] vco/pll/else？

[复制链接]
发表于 5 小时前 | 显示全部楼层 |阅读模式
本帖最后由 清水河畔拧螺丝 于 2024-9-29 15:38 编辑

找老师进组做大创，数模混合方向。老师说可以做基础一些的比如高性能多相位vco或者pll。请问各位大佬有什么建议嘛。小弟基础一般，未来可能会做adc
单选投票, 共有 7 人参与投票
14.29% (1)
71.43% (5)
14.29% (1)
0.00% (0)
您所在的用户组没有投票权限
回复

举报

wkp1992101
发表于 1 小时前 | 显示全部楼层
有没有一种可能，做一个pll，要求输出多相位时钟 0.0
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 21:23 , Processed in 0.016165 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表