在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 354|回复: 2

[求助] [求助]AMS数模混仿时无法plot波形的相关问题

[复制链接]
发表于 2024-9-23 16:13:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈,我最近在尝试cadence virtuoso环境的AMS数字模拟混仿,参考的是这一篇CSDN的帖子


                               
登录/注册后可看大图


因为是初步尝试该流程,所以每一步操作都是完全照做的(包括Verilog代码和testbench都是一样的,所以这些环节应该没有问题,不再赘述)

仿真过程的xrun.log和netlister.log看起来都没有问题,ADEL界面结果确定都勾选了save
最终输出波形的窗口没有输出任何波形

并且在virtuoso主界面看到了这样的报错ERROR (WIA-1006),除此以外没有看到可能相关的error和warning

                               
登录/注册后可看大图

根据cadence社区的一些信息,检查了一下网表,发现网表的Probe settings部分没有正确保存所需输出的节点信息

                               
登录/注册后可看大图

这个工作环境的版本是IC618和xcelium19
我尝试过incisive121,incisive152和xcelium19,都是同样的结果
connectLib应该是自带的,在libmanager里能找到

我又在另一台服务器上试验了同样的流程,发现是可以跑通的,这个服务器的环境是IC617和incisive152
可以看到netlist文件下有正确的probe setting,并且输出了正确的结果

                               
登录/注册后可看大图

各位前辈,这可能是出了什么问题呢?网表的probe setting可能和哪些设置或配置相关呢?cadence内部的数模转换功能是怎么工作的呢?我也没有办法更详细地排查一下?
第一次提问,提供的信息可能有点冗余。感谢大家耐心看完,还望不吝赐教!
 楼主| 发表于 2024-9-28 15:19:46 | 显示全部楼层
解决了!是环境配置错了,之前完全没想到去检查这些路径对不对,今天偶然要用ADE GXL的时候看到一些报错顺藤摸瓜发现的问题
在配置文件里加上:
export PATH=$CDS/tools.lnx86/binPATH
export PATH=$CDS/tools.lnx86/dfII/binPATH
export PATH=$CDS/tools.lnx86/dracula/binPATH
export PATH=$CDS/tools.lnx86/plot/bin:$PATH
export PATH=$CDS/tools.lnx86/iccraft/bin:$PATH
就解决了
发表于 5 天前 | 显示全部楼层


愁容骑士 发表于 2024-9-28 15:19
解决了!是环境配置错了,之前完全没想到去检查这些路径对不对,今天偶然要用ADE GXL的时候看到一些报错顺 ...


Hello楼主,我也遇到这种问题了,请问是怎么往配置文件里添加的呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 18:38 , Processed in 0.027208 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表