在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 426|回复: 5

[求助] 求问create_clock和create_generated_clock的区别和使用场景

[复制链接]
发表于 2024-9-19 17:33:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x



请问以下场景的clock约束是使用create_clock还是使用create_generated_clock更合适
CLK_RCH,CLK_XTH,CLK_DPLL是外部端口输入的时钟,AHB_CLK是使用的时钟。AHB_CLK和其前级时钟源头都是异步时钟
请问此场景下是否在可以在第3个mux的输出端直接create_clock AHB_CLK,其中周期设置成CLK_RCH,CLK_XTH,CLK_DPLL中周期最小的即可
还是需要通过create_generated_clock的方式来约束AHB_CLK,这样方式比较麻烦,而且最后一级mux还需要注意多径问题

                               
登录/注册后可看大图

发表于 2024-9-20 09:29:19 | 显示全部楼层
学习下,之前刚开始做综合时我们是取最快的频率设置的,现在都是generate后再用set_clock_groups设置成physically或logically  exclusive
发表于 2024-9-20 15:27:28 | 显示全部楼层
假如前面的时钟没有驱动与最后的mux输出的时钟驱动的电路有交汇,并且能确定在最后的mux输出创建时钟可以表示最恶劣条件(包括频率、相位、占空比,latency,transition等),并且这个时钟不用来关联input delay,那么可以在最后的mux输出端直接创建时钟。create_clock和create_generated_clock的少量区别在于:1.前者可以创建虚拟时钟; 2.后者可以继承master时钟的source latency(通常不需要); 3.generated时钟可以用master时钟的waveform衍生出新的waveform(时钟多的话会方便,但并不是必需的方式)。默认generated clock和clock都是独立的clock group,没有本质区别。
 楼主| 发表于 2024-9-20 19:20:55 | 显示全部楼层


upsidedown 发表于 2024-9-20 15:27
假如前面的时钟没有驱动与最后的mux输出的时钟驱动的电路有交汇,并且能确定在最后的mux输出创建时钟可以表 ...


谢谢对clock和generated clock的区别做了说明。目前主要是觉得用generated clock的方式会比较繁琐,每一级都要详细约束,,想利用异步这个特性约束的简单些。
发表于 2024-9-21 14:40:06 | 显示全部楼层
如果ABH_CLK与CLK_RCH, CLK_XTH, DPLL没有交互的话,是可以直接create_clock的,选择最差的period,transition等,这算是比较悲观的。但大部分的case中mux后的clock会与前面的clk有交互的,这样的话就不能create clock了,必须要设置generated clock及clock group.
 楼主| 发表于 2024-9-25 16:27:14 | 显示全部楼层


hxy2018 发表于 2024-9-21 14:40
如果ABH_CLK与CLK_RCH, CLK_XTH, DPLL没有交互的话,是可以直接create_clock的,选择最差的period,transit ...


好的,谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:36 , Processed in 0.021098 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表