在TSMC做solder bumping

hujiangtao007

在TSMC的官方rule文件上有这样一段描述：“Minimum top metal requirements for the eutectic and lead-free bump flip chip package” "Two layers of Mz" "One layer of Mu top metal is not allowed when logic process offers Mu top metal option".不知道什么意思。
我们打算去TSMC做flip chip solder bumping,在台积电流片。工艺是22nm的M1-5Mx-Mz-Mu.
请问大家，按照台积电的rule描述，我们这样的metal option是不是没法在他们那里做bumping？因为是小公司，没有办法直接联系台积电的技术人员，中介不是很清楚这个问题。

caca29

可以的，已有两层厚金属。
如果一层UTM下面直接是inter metal, 是不可以的

hujiangtao007

caca29 发表于 2024-9-19 10:47
可以的，已有两层厚金属。
如果一层UTM下面直接是inter metal, 是不可以的

你的意思是有Mz和Mu两层厚金属了，是符合bumping要求的是吧？