maxplus时钟

[复制链接]

a63513687

发表于 2008-2-24 21:40:06 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

我用的时74373画了个电路图，实现的功能是一段输入一组数据另一端输出这组数据，但是输出总是有很多毛刺，我在网站上看到用D触发器可以消除毛刺，但是我将它接到输出端时总会出现下面的错误：

Design Doctor Waring：Flipflop or synchronous memory `:202`receives date that is synchronized by another Clock at flipflop or mermory `|74373:1|:19`
其中·：202·就是D触发器，不知道这是什么原因
还有触发器的CLK怎么设置，要多少合适

202, another, Memory, receives, 触发器

maxplus时钟

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2