在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1865|回复: 0

请问国内IC设计的大侠们,不知能否给我指点迷津有关RC电路的问题,拜托了!

[复制链接]
发表于 2008-2-24 21:23:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位IC先进,小第有一个关利用RC充放电来造成相位切割的问题想请教各路大侠,
Phase Interpolator是利用两个讯号相位差距delta t的phaseA, B
分别送入input,使得输出讯号RC产生两次充放电,但将其函数对delta t时,
可得输出Vo的变化图.公式与输出图 :  http://picachu1122.myweb.hinet.net/  

得到的图形 X-为两个相位内插量的比例变化
                  Y-对RC normalize后的内插延迟,为输出相位phi AB相较输出点RC time constant的比例
                  ( delta t为两个相邻相位之时间差)

因为不解如何去推导利用图中的公式对其做RC正规化后产生此种图形
所以诚心拜托国内各路IC大侠帮助小弟指点迷津,在此跟您说声感激,拜托了!.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 05:26 , Processed in 0.016901 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表