分享一个选中器件自动打M1_GATE孔的脚本

一杯燕麦拿铁 · 发表于 2024-11-14 17:19:47

为什么会显示 polyfig没有定义

芯片小兵 · 发表于 2024-11-14 19:54:21

怎么设置才能最少打两个孔啊？我管子length小了，就只能打一个孔，还不居中

ssdgege · 发表于 2024-12-3 14:45:52

唐亮发表于 2024-8-29 17:16
第48行，函数名错误
constraintGroupId = cstFindComstraintGroupIn(techFile "virtuosoDefaultSetup") ...

楼主提示Error eval：undefined function - viaGetViaOptions

ssdgege · 发表于 2024-12-3 15:56:14

唐亮发表于 2024-8-29 17:16
第48行，函数名错误
constraintGroupId = cstFindComstraintGroupIn(techFile "virtuosoDefaultSetup") ...

楼主提示Error eval：undefined function - viaGetViaOptions，帮忙看一下这是什么原因？

guot · 发表于 2025-1-10 16:17:25

大侠们，请教啊！！为啥小尺寸的l没有生成孔？

sumit_enggr · 发表于 2025-1-11 17:15:44

good one

嗡嗡蜜蜂仔 · 发表于 2025-1-16 16:47:09

为什么2*2阵列的管子就只给1个mos管打孔了？

huangyh · 发表于 2025-2-8 18:04:22

我这个报错，能看下什么原因吗

ssdgege · 发表于 4 天前

本帖最后由 ssdgege 于 2025-3-27 09:55 编辑

guot 发表于 2025-1-10 16:17
大侠们，请教啊！！为啥小尺寸的l没有生成孔？

脚本里面少了一行：

listm1 = list((lx + rx - Via_L)/2 + M1_to_Poly:ry + M1_to_Poly (rx + lx + Via_L)/2 - M1_to_Poly:ry + Via_W - M1_to_Poly)
加到 listpoly = list((lx + rx - Via_L)/2:ry (rx + lx + Via_L)/2:ry + Via_W) 下面

[原创] 分享一个选中器件自动打M1_GATE孔的脚本

浏览过的版块

站长推荐 /2