求助：怎么在virtuoso仿真锁相环的相位噪声？

一个模集小白

求助，请教各位前辈，如何仿真图一所示的锁相环的相位噪声？还有图二是怎么仿出来的？

亻可白

图一是讲每个模块的噪声数据进行建模，图二是做DFT

一个模集小白

亻可白 发表于 2024-8-23 13:36
图一是讲每个模块的噪声数据进行建模，图二是做DFT

您好，感谢回复，您的意思是第一个图是把每个模块的相噪导进matlab建模仿真得来？第二个在virtuoso中做dft具体该怎么设置呢，如图4下面四个该怎么给值呢？我设置的如下但是出来的图3，显然是不对。。我不是很懂还望前辈赐教

亻可白

一个模集小白 发表于 2024-8-23 21:07
您好，感谢回复，您的意思是第一个图是把每个模块的相噪导进matlab建模仿真得来？第二个在virtuoso中做df ...

1、对的，或者你知道了每个模块的相噪以后拟合一下就行，整体的就是通过噪声建模来得到
2、你需要设置的有采样起止时间以及采样点和窗函数，其他的可以默认，或者你就直接从波形界面的窗口中调用spectrum

一个模集小白

亻可白 发表于 2024-8-26 09:02
1、对的，或者你知道了每个模块的相噪以后拟合一下就行，整体的就是通过噪声建模来得到
2、你需要设置的 ...

非常感谢您的回复，第二个图我在波形界面取psd再在计算机里取dbm，如图所示，但是论文的单位是dbc，怎么能让出来的图单位也是dbc呢？

一个模集小白

亻可白 发表于 2024-8-26 09:02
1、对的，或者你知道了每个模块的相噪以后拟合一下就行，整体的就是通过噪声建模来得到
2、你需要设置的 ...

还有个问题，对PLL输出取dft后出来的图单位是m，怎么让单位是dbc呀？如果直接取dbm 或者 db10，出来的图很离谱应该是不对的

亻可白

一个模集小白 发表于 2024-8-26 20:35
非常感谢您的回复，第二个图我在波形界面取psd再在计算机里取dbm，如图所示，但是论文的单位是dbc，怎么 ...

你要知道所有的单位都是可以互相换算的，dB、dBm等，另外你需要知道dBc的含义，表明一个频点相对载波（carrier）之差，需要你仔细观察你放出来的论文里的图片，因此你换成dB或者dBm之后相减即可。另外取dB也好，不会不对，如果频谱不对是你的采样周期点数以及窗函数的问题，可能发生了泄露，实际上频谱仪也是类似的原理，观察到的都是信号dBm的单位

一个模集小白

亻可白 发表于 2024-8-27 09:04
你要知道所有的单位都是可以互相换算的，dB、dBm等，另外你需要知道dBc的含义，表明一个频点相对载波（ca ...

非常感谢您的回复，通过您的回答我做了一下，仿真出的图如图。但我想和您讨论一下我这么算的对不对，我先把PLL输出和参考时钟分别取psd再取dbm，再把pll输出的减去参考时钟的，得出来的图，这样是对的吗？ 如果是对的我有两个问题不太明白希望可以指点一下：1.为啥我的输出频率是2.4G但是出来的图显示是2.399G呢？杂散也离2.45G和2.35G差了一点点 2.为什么图中在3G和1.76的时候输出也那么大，都和2.4G的差不多了是啥原因导致的，还有为啥我的输出符号是正的，论文是负的

亻可白

一个模集小白 发表于 2024-8-27 21:09
非常感谢您的回复，通过您的回答我做了一下，仿真出的图如图。但我想和您讨论一下我这么算的对不对，我先 ...

1、输出频率不可能完全的精准在2.4G，会存在一定的偏移，这也是为什么需要pll的原因，同时，你的采样周期采样点数和仿真精度都会影响频谱；你的频谱看起来很怪，我也不太了解你的具体电路，一个是spur的表现很弱，一个是你的单位有问题，我不太了解你的dBm是如何取的，但是你要知道，在cmos工艺下，2.4G的发射机能够发射的最大功率达到25dBm都算是极其优秀的了，你的一个vco竟然能够有160dBm的能量，这一点非常的不可思议
2、我感觉和你采样周期有一定的关系，导致频谱的截止频率过低从而导致谐波的分量压缩在改频率范围内，同时还需要针对你的电路分析以及你频谱分析的过程，按理只来说会在其fund的整数阶次出现不同的谐波。符号只是表明你的supr大于或是小于fund，你可以按A&B键，来更改先对fund取样或者spur取样来决定这个的正负。你可以参考下我之前的帖子的记录，后期时间允许我会更新收发机的内容。

一个模集小白

亻可白 发表于 2024-8-28 09:18
1、输出频率不可能完全的精准在2.4G，会存在一定的偏移，这也是为什么需要pll的原因，同时，你的采样周期 ...

非常感谢您的回复，我先分别对PLL输出和参考时钟取psd和dbm，出来单位是负号。但是相减之后成正数了，实在不明白是咋回事，如图