在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 406|回复: 3

[求助] tsmc18工艺做了一个bandgap,还没Trim,在不同工艺角下的差异就很小,只有几mV

[复制链接]
发表于 2024-8-15 01:06:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计了一个bandgap,经典结构,本来准备修调的,结果仿真出来这个不同工艺角下的Vbg就几mV的差别。
MC仿真,不同温度下sigma也都只有1-3mV,bandgap电阻比例差不多10/1,这么一算失调电压只有0.几mV吗,感觉这个数据很不合理啊
管子也是用带mac的MOS,仿真文件也是mc.lib和mismatch.lib,然后点开造成mismatch的比例里面,只有一个99%的系统失调,其他所有管子的部分都是0%,这是我pdk的问题吗,还是我选错了管子,又或者是其他情况?
求各位大佬指点

bandgap结构

bandgap结构
2.png

27℃下的MC仿真

27℃下的MC仿真



 楼主| 发表于 2024-8-15 01:17:17 | 显示全部楼层
这是mc的误差具体分析,我看其他人这项点开,都有mos管的mismatch,我这里怎么没有显示
4.png
 楼主| 发表于 2024-8-15 01:37:18 | 显示全部楼层
哇我发现问题了,我跑的是mc.lib下的MC,没跑mismatch.lib下的MC,无语了。跑mismatch.lib就正常了
5.png
发表于 2024-8-15 15:58:35 | 显示全部楼层
赞一个!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 06:47 , Processed in 0.017458 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表