关于芯片参考晶振的一些问题求助讨论

497514980 · 发表于 2024-7-29 14:09:21

jiajie109 发表于 2024-7-28 15:43
用无源晶振，性能没有问题。

请问上述输出频谱包含参考很多谐波是正常的吗？怎么减小呢

497514980 · 发表于 2024-7-29 14:12:05

alienwarexie 发表于 2024-7-29 14:07
pll的DC电源纯净吗，必须保证电源的低纹波，不然就会有杂散

用的LDO，即使我把PLL其他部分断电，只保留参考晶振工作，PCB上的SMA输出都包含参考的谐波分量，就是上面那张图。

497514980 · 发表于 2024-7-30 15:54:45

不要沉呀，大佬们不宁赐教

nanke · 发表于 2024-7-31 11:01:23

pll可以滤掉参考时钟高频噪声的呀，你算一下，滤掉之后还有没有影响。

nanke · 发表于 2024-7-31 11:02:42

nanke 发表于 2024-7-31 11:01
pll可以滤掉参考时钟高频噪声的呀，你算一下，滤掉之后还有没有影响。

哦，你没量参考时钟啊。测试片的话可以把PLL的各个时钟都放出来测一下的。

nanke · 发表于 2024-7-31 11:05:04

你可以降低晶振功率（主要是降低输出幅度），重新设计pcb，减少晶振在PCB上的EMI。必要时晶振外壳接地，用地充分屏蔽。 SMA离晶振远一些。没做好隔离pcb上有耦合是正常的。

nanke · 发表于 2024-7-31 11:06:07

你想晶振体积那么大，SMA头也是，靠那么近耦合很正常。改不了板子就加个屏蔽罩。

cllideboy · 发表于 2024-10-11 10:25:08

怎么解决这些谐波，楼主有解决方法了吗？我也碰到相似问题

[讨论] 关于芯片参考晶振的一些问题求助讨论