关于芯片参考晶振的一些问题求助讨论

497514980 · 发表于 2024-7-28 10:38:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教大家一些问题，1、如图，在测试锁相环芯片的时候发现频谱上有很多参考输入的谐波，参考是32M的无源晶振，发现在4次谐波（128M）和6次谐波（192M）处有很大的杂散，并且在PCB的左右SMA头都能检测出基本相同的杂散分离，即使这些SMA引出的输入输出与PLL在芯片内没有连接。请问有遇到这种情况吗？2、一般无源晶振相位噪声性能如何？一般说明书都是写着频率稳定性，对于相位噪声并没有给参考，如果要想获得极低的参考相位噪声该如何实现呢？比如运用在射频领域的PLL参考。采用有源晶振吗？如果采用有源晶振是不是就不选用fab提供的oscilator IO呢？工艺厂提供的标准晶振IO可以采用有源晶振直接输入吗? 3、如果采用无源晶振的芯片需要和其他芯片时钟同步，是不是需要芯片引出一个时钟输出端口呢？不然芯片之间一般如何实现时钟同步呢？