一个PLL的设计遇到了困难

knockknock · 发表于 2024-7-9 11:09:40

tanborui123 发表于 2024-7-9 10:12
RC滤波电阻用了一个大概25k的电阻后，电阻也贡献相当大的噪声

RC滤波的极点不够低，可以试试增大RC，极点频率降到50kHz以下

knockknock · 发表于 2024-7-9 11:10:56

tanborui123 发表于 2024-7-9 10:12
RC滤波电阻用了一个大概25k的电阻后，电阻也贡献相当大的噪声

这种滤波可能会用Mohm级别的电阻

tanborui123 · 发表于 2024-7-9 11:31:42

knockknock 发表于 2024-7-9 11:10
这种滤波可能会用Mohm级别的电阻

这么大电阻用poly不好实现啊，用耗尽区的mos不知道行不行，但是就算tt能做到，mos电阻的pvt也很难控制

tanborui123 · 发表于 2024-7-17 16:24:21

目前还是走了最传统的分频率band的方式，bias部分的噪声需要用2M的电阻来滤除，但是这个2M的电阻目前还是没有很好的解决办法，电流镜的栅极在pvt下本身就有300多mV的差别，用传统的MOS电阻的方式做的电阻放上去之后的PVT变化实在太大了，30多倍的变化

752147291 · 发表于 2024-7-18 18:50:44

您好，我想问一下为什么现在都不用TYPE1的PLL呢，是因为鉴相器如果用一个简单异或门的话，带宽和SPUR不好权衡嘛？

hibo · 发表于 2024-7-18 20:02:55

本帖最后由 hibo 于 2024-7-18 20:05 编辑

1. VCO用电阻偏置，做幅度自校准；
2. 电容trim AFC，varator降低kvco;
3. 宽带压VCO低频噪声

752147291 · 发表于 2024-7-18 22:26:04

hibo 发表于 2024-7-18 20:02
1. VCO用电阻偏置，做幅度自校准；
2. 电容trim AFC，varator降低kvco;
3. 宽带压VCO低频噪声

用VARACTOR来降低KVCO，就很难在全PVT COVER1-2G吧？

tanborui123 · 发表于 2024-7-19 09:45:09

752147291 发表于 2024-7-18 18:50
您好，我想问一下为什么现在都不用TYPE1的PLL呢，是因为鉴相器如果用一个简单异或门的话，带宽和SPUR不好权 ...

type1劣势很多，做不到零相差，追踪范围小等等

tanborui123 · 发表于 2024-7-19 09:52:17

752147291 发表于 2024-7-18 22:26
用VARACTOR来降低KVCO，就很难在全PVT COVER1-2G吧？

我目前是用的varactor的ring vco，全pvt频率范围上勉强现在能覆盖了，用了5个控制字，还是用了尾电流源，滤波电阻之前我把它评估的太恶劣了，放进去一起仿真后效果还可以，我这样子做控制字是同时控制电容阵列和尾电流源数量的，不然很难覆盖1-2G，我的电容阵列也是用的varactor，控制电压就是反相器输出的0或者1，这样子我也不需要做更多的开关来控制mom电容。但是我不知道这样的做法会引入多少电源上的噪声，如果电源的波动是周期性为主导，那引入的也是dj，暂时没有dj的一个指标。

752147291 · 发表于 2024-7-19 14:05:31

tanborui123 发表于 2024-7-19 09:52
我目前是用的varactor的ring vco，全pvt频率范围上勉强现在能覆盖了，用了5个控制字，还是用了尾电流源， ...

你好，感谢回复！我有几个问题，在你的设计里面这样子做的话，KVCO还是用尾电流源实现的吧？VARACTOR只是起到一个实现多个频率子带来COVER频率范围的作用。不过我好奇为什么你这里的CBANK要用VARACTOR,按道理来说VARACTOR的电容电压曲线比普通的MOS管子要缓，这样子其实CBANK的用个普通的P管就行了呀，调谐范围还能更大些

[求助] 一个PLL的设计遇到了困难

站长推荐 /1