并联mom在LVS中无法识别？旺宏mxic工艺

verweiledoch

图1这种需要多个MOM的情况，电路上无论是写作<2:1>还是调整m=2，或是复制出两个mom都无法通过LVS。如果把版图或者电路上的mom删到只有一个，LVS当前显示为问号的地方就可以显示出正常的数值。
改成图3，两个MOM完全独立，就能通过LVS，但对完成当前项目似乎没什么意义。
请问有没有什么办法能解决？难道只能打散MOM自己建simbol了？

verweiledoch

尝试搜索了一下cap相关定义也没什么头绪，如果把ruduce parallel capacitors从YES改为NO就会显示版图中并联的电容里只识别一个为正确。
split gate这块的设置调了几下跑的还是同样的结果，不太清楚几个选项分别指向什么内容

李幕白

建议电路图多一点PIN,版图加Label，MOM绝对位置尝试拉稍微远一点，再远一点，然后跑LVS验证

verweiledoch

李幕白 发表于 2024-7-3 17:14
建议电路图多一点PIN,版图加Label，MOM绝对位置尝试拉稍微远一点，再远一点，然后跑LVS验证 ...

我是在正常的版图模块画完之后发现LVS识别不了里面所有的电容，才这样单独拉出来两个电容做验证的，拉开距离在原版图上试过了。

熊韵

我感觉应该是工艺厂给的lvs的rule写的有问题呐，没有将这个器件写成个电容，计算不来串并联关系。把netlist截图出来看下，电路的和版图的都截一下，看下有没有抽出长宽出来。

熊韵

金属不要盖在它的两头，从头子上引出来接在一起再试一下，那个option用默认的就是默认应该就是Yes

verweiledoch

熊韵 发表于 2024-7-3 17:52
我感觉应该是工艺厂给的lvs的rule写的有问题呐，没有将这个器件写成个电容，计算不来串并联关系。把netlist ...

请问是这两个netlist吗？
尝试了一下金属牵头出来 LVS还是一样的报错

熊韵

看netlist的话是没问题的，应该就是option设置的有问题了，你试着把那两个开关都打开，改成yes尝试一下，多试试这些cap相关的option，参考一下其他的lvs的rule进行设置，抽出来的netlist没什么问题

note30933

感谢分享

芯片小兵

学习一下