设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 子模块LVS过了，放到总图跑LVS又报错求解 ...
返回列表 发新帖
查看: 831|回复: 9

[求助] 子模块LVS过了，放到总图跑LVS又报错求解

[复制链接]
qq470482134
发表于 2024-7-1 11:02:16 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
微信图片_20240701105929.png 微信图片_20240701105933.png
回复

举报

GoingtoStudy
发表于 2024-7-1 11:12:58 | 显示全部楼层
试试BOX了这个模块？可能顶层太大了报的位置不对。我之前dac就是顶层外部搭错线，但是一直报子模块出错。
在LVS option->include->勾选include rule statements，在里面输入LVS BOX "schmatic name" "layout name"（不用输入双引号）
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

realgb
发表于 2024-7-1 11:18:37 | 显示全部楼层
看看有没有类似“breaking ambiguity threshold”这样的定义值，数值放大一点看看。有时候这个会引起top lvs出现类似问题。
回复 支持 反对

举报

uzljuljz
发表于 2024-7-1 13:41:50 | 显示全部楼层
有点像管脚顺序的问题。
回复 支持 反对

举报

jiao.chi
发表于 2024-7-1 14:30:12 | 显示全部楼层
可能这几个管子必然有线没连接对 检查一下 我也遇见多次了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

2580026576
发表于 2024-7-1 15:10:02 | 显示全部楼层
有可能是lvs option里power net的设置问题
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wesley_wan
发表于 2024-7-1 15:29:30 | 显示全部楼层
是不是这个net  floating的原因
1719818874240.png
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gxc_cjgs
发表于 2024-7-1 15:50:13 | 显示全部楼层
检查下哪个门的GATE两个输入是不是接反了，从报错的那个gate找。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

芯片小兵
发表于 2024-7-1 16:13:05 | 显示全部楼层
turn off  gate的问题
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

墨离
发表于 2024-7-3 13:37:24 | 显示全部楼层
lvs option里把gates里调成turn off
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:16 , Processed in 0.026641 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表