VCS仿真UVM结构

小欢喜 · 发表于 2024-6-25 16:33:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

自己写了一个trans.sv的文件里边包含了一个继承于uvm_sequence_item 的trans 想用vcs对其进行编译但总显示错误说uvm_pkg is not a package 还有说uvm_sequence_item should be a valid type 这是为啥啊
使用的编译命令是：vcs -full64 +vc +v2k -sverilog -debug_acc+all ntb_opts uvm trans.sv -CFLAGS -DVCS

ygjhhy · 发表于 2024-6-26 11:38:42

是不是没有import uvm_pkg::*

小欢喜 · 发表于 2024-6-26 14:21:44

ygjhhy 发表于 2024-6-26 11:38
是不是没有import uvm_pkg::*

import uvm_pkg了是incdir指定位置错误了已经可以编译啦

[求助] VCS仿真UVM结构

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1