PT中报的max_delay/setup违例

东木

hxy2018 发表于 2024-6-27 10:12
这个是post-layout还是pre-layout的？看是不是频率设高了。如果频率不能降低，可以尝试data path上插入buff ...

布局布线后的，频率是自己设的100M，试过降低频率，确实能过，但是想学习一下遇到这种问题怎么处理，以及能不降低频率就过的话就最好了

东木

hxy2018 发表于 2024-6-27 10:12
这个是post-layout还是pre-layout的？看是不是频率设高了。如果频率不能降低，可以尝试data path上插入buff ...

数据路径是因为数据确实要跨模块传输，所以路径相对长，中间大部分我看报告都是插入的CCOPT和buf

东木

quanqiutong 发表于 2024-6-27 10:20
uart 这种电路都是低速，你工艺多少啊，连这种电路都会出setup violation

110的，小设计，系统时钟给的是100M

aqiqiqiqi

fix_eco_timing试试，100来ps应该可以fix，300多ps的估计得回到pr看看每个step完的timing qor，逐步分析。

东木

aqiqiqiqi 发表于 2024-6-27 15:49
fix_eco_timing试试，100来ps应该可以fix，300多ps的估计得回到pr看看每个step完的timing qor，逐步分析。 ...

这个命令是PT的吗？就剩100ps左右的了，300PS那个我看过了，从设计上来说是不影响的

quanqiutong

pt中跑fix_eco_timing -type setup -method size_cell ,这种很容易修的

东木

quanqiutong 发表于 2024-6-27 16:03
pt中跑fix_eco_timing -type setup -method size_cell ,这种很容易修的

好的，谢谢大佬，我下去试试

aqiqiqiqi

东木 发表于 2024-6-27 15:52
这个命令是PT的吗？就剩100ps左右的了，300PS那个我看过了，从设计上来说是不影响的
...

可以多修几轮，实在fix不掉的就得动tree了。回到cts，看看latency、local skew能不能做小点。

东木

aqiqiqiqi 发表于 2024-6-27 16:30
可以多修几轮，实在fix不掉的就得动tree了。回到cts，看看latency、local skew能不能做小点。
...

就是多用几次fix命令嘛，大佬还有一个问题，我这边脚本跑出来的只有sdf文件，但是这个修复过程应该是动了版图的，（增加buf，修改尺寸什么的），修改后的版图怎么吐出来呢？（个人理解版图会变，要是有错还请大佬指点）

aqiqiqiqi

东木 发表于 2024-6-27 17:18
就是多用几次fix命令嘛，大佬还有一个问题，我这边脚本跑出来的只有sdf文件，但是这个修复过程应该是动了 ...

pt吐eco_change 脚本给pr工具（S家的可以直接吃）做timing eco。然后再和pt迭代直至timing 收敛。（个人建议：先去熟悉后端流程的细节，把握整体flow再去做项目，打好基础比较重要）