min pluse width

fangwang85

   

疯子凯凯凯 发表于 2024-5-23 15:29
可以 1 inv + n buf + 1 inv + n buffer 试试看

我全部用的inv ， 是不是将clock path上cell替换成ck的cell 就可以了？

疯子凯凯凯

   

fangwang85 发表于 2024-5-23 15:32
我全部用的inv ， 是不是将clock path上cell替换成ck的cell 就可以了？

是的

Lover_Momo

1. 用PT看一下综合后的结果，是否能过；
2. 看一下PT & ICC报的为啥不一样，是否在uncertainty，min_pulse_width value上是不一致的。
3. 解这个东西，捋顺clock path上的Cell、Transistion是一部分，另外不同类型的DFF(Vt/Size/Type)也会对min_pulse_width&min_period有不同的要求，这个部分也可以看一下。

HANSWANG

   

疯子凯凯凯 发表于 2024-5-23 15:29
可以 1 inv + n buf + 1 inv + n buffer 试试看

请教下这个原理是什么，我理解是不是全部用 大驱动得inv 效果最好？BUF的占空比没有inv好吧。不是很理解。