设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › veriloga的晶体管模型转scs文件的方式

返回列表发新帖

查看: 759|回复: 0

[求助] veriloga的晶体管模型转scs文件的方式

发表于 2024-5-19 15:55:12 | 显示全部楼层 |阅读模式

悬赏5资产未解决

兄弟们，有没有那种可以将veriloga转为scs文件的软件或者工具啊，或者自己手敲转换的话，有什么比较好的scs文件编写参考规范吗

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-3 11:07 , Processed in 0.012360 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表