tsmc65nm 版图LVS错误请求大佬解答下！！！！！！！

代写代发论文 · 发表于 2024-5-13 19:02:29

您需要登录才可以下载或查看，没有账号？注册

x

下面是错误地方，不知道怎么解决

登录/注册后可看大图

代写代发论文 · 发表于 2024-5-13 19:05:56

我个人觉得是因为器件multiplier为10的问题，但是我不知道怎么解决

代写代发论文 · 发表于 2024-5-13 19:06:59

代写代发论文 · 发表于 2024-5-13 19:07:56

李艳小瓶子 · 发表于 2024-5-14 09:56:44

是不是串并联接反了

代写代发论文 · 发表于 2024-5-14 11:58:14

李艳小瓶子发表于 2024-5-14 09:56
是不是串并联接反了

应该没有吧，我底层跑LVS没有问题，然后在上一层LVS就报这么多错误，不清楚为什么？

pengxiaocheng · 发表于 2024-5-14 13:44:20

应该是器件的问题导致连线报错把多余的器件屏蔽掉试试

代写代发论文 · 发表于 2024-5-14 14:23:50

pengxiaocheng 发表于 2024-5-14 13:44
应该是器件的问题导致连线报错把多余的器件屏蔽掉试试

我这个就是一个反相器，只是multiplier为10，意思好像有10给pmos管并联，请问这种要怎么屏蔽？？

xdlaizq · 发表于 2024-5-14 14:31:31

电路和版图发出来看看

着着着火了 · 发表于 2024-5-14 15:08:00

看你用的管子是pch，但报出的错误有DNW，感觉是你包的环包含有DNW层，这种pch管包个普通的N_ring加一层NW就行了

[求助] tsmc65nm 版图LVS错误请求大佬解答下！！！！！！！