设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › metal1走时钟信号线的利弊分析，比如针对ADC模块来说 ...
返回列表 发新帖
查看: 535|回复: 1

[求助] metal1走时钟信号线的利弊分析，比如针对ADC模块来说

[复制链接]
过江小虫
发表于 2024-5-6 11:32:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
咨询一个困扰已久的问题，如果工艺只能使用4层金属（包含顶层），默认顶层用来走电源和地。那么像ADC这种有许多时钟信号的模块，在版图上是否可以用metal1来走时钟信号线，好处是用了metal1走时钟信号线，那么剩余的那些重要的模拟信号线就可以用metal3来走，中间隔了一层metal2不用或者用metal2来隔离下面metal1的时钟，这样可以保证metal3模拟信号线的干净。但是通常情况下metal1的方阻较大，并且metal1更靠近衬底，这样是否会带来其他问题，比如是否会造成时钟变慢，或者造成衬底的不干净。还请各位能够说说自己的观点，大家互相探讨下，万分感谢。
回复

举报

过江小虫
 楼主| 发表于 2024-5-6 11:53:55 | 显示全部楼层
由于第一次发，对版块不太了解，此贴已转入Layout讨论区，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:49 , Processed in 0.014824 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表