PLL的整数边界杂散

wangbowen1995 · 发表于 2024-5-7 16:25:34

tanborui123 发表于 2024-5-7 10:20
你说的整数边界杂散是分数杂散这个我感觉是个名称上的定义问题，不过多讨论了，不过dither能解决整数边界 ...

抱歉，是我的用词不够准确。

您指的是IBS，IBS是由参考杂散和VCO输出信号混频得到的。解决办法同解决参考杂散的办法。或者改变参考信号频率。

我指的是当分频比接近整数时（比如2.25 x 4），DSM输出不够随机导致的分数杂散，可以通过增加dither解决。

xq19901211 · 发表于 2024-5-8 11:29:31

本帖最后由 xq19901211 于 2024-5-9 10:42 编辑

磐磬发表于 2024-4-30 09:35
小数spur属于大信号分析，可以直接用VCO的模型，CP电路使用schematic view，将VCO模型的周期数据存下来用 ...

如果用cadence 自带的DFT看能观察到吗？加窗并且采样时间增大，提高分辨率
如果是用matlab fft,假如LO是2601M，需要看1M offset处的小数杂散，频率分辨率设为1M可以吗？

xq19901211 · 发表于 2024-6-28 20:03:33

本帖最后由 xq19901211 于 2024-6-29 13:39 编辑

磐磬发表于 2024-4-15 11:41
应该是在明确的spec上来讨论这个才有意义的。同样是-50dBc的带内小数spur，你的小数环带内噪声不一样，对 ...

请教下DTC是怎么个补偿方法？听说可以在PFD那边做个补偿解决，不清楚具体咋搞

另外SDM噪声应该怎么建模啊？
谢谢~

磐磬 · 发表于 2024-6-30 10:56:16

xq19901211 发表于 2024-6-28 20:03
请教下DTC是怎么个补偿方法？听说可以在PFD那边做个补偿解决，不清楚具体咋搞

这是一个研究方向，得花时间和精力去学习，不是论坛上几句话说得清楚的

bright_pan · 发表于 2024-6-30 17:04:17

你这个spur在100KHZ/200KHZ/400KHZ，和reference spur 26M整数没有关系的。

xq19901211 · 发表于 2024-6-30 17:43:35

bright_pan 发表于 2024-6-30 17:04
你这个spur在100KHZ/200KHZ/400KHZ，和reference spur 26M整数没有关系的。

是啊，不知道啥原因呢

xq19901211 · 发表于 2024-7-16 13:59:49

磐磬发表于 2024-6-30 10:56
这是一个研究方向，得花时间和精力去学习，不是论坛上几句话说得清楚的
...

DTC好像是用在ADPLL里面的，CPPLL里面也可以用DTC改善DSM噪声吗？

磐磬 · 发表于 2024-7-17 09:40:57

xq19901211 发表于 2024-7-16 13:59
DTC好像是用在ADPLL里面的，CPPLL里面也可以用DTC改善DSM噪声吗？

原理都是一样的，只是在数字环里面dtc的增益比较容易校准

账号		自动登录	找回密码
密码			注册

[求助] PLL的整数边界杂散