在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 294|回复: 1

[求助] SAR ADC下级板采样,采样保持电路的仿真问题

[复制链接]
发表于 2024-4-11 19:46:54 | 显示全部楼层 |阅读模式
100资产

                               
登录/注册后可看大图


如果采用下级板采样(全采样)的方式,那么每一个电容都需要配一个采样开关,如果我们要跑采样保持电路的有效位数的话,是按照各个电容和开关去分别跑吗?这样的话单位电容的取值岂不是会非常大。如果不是的话,请问该怎么去确定采样保持开关的设计是否合理呢?

发表于 2024-4-13 09:49:52 | 显示全部楼层
设计的时候都是成比例的,不用分别跑,跑一个就行,这根单位电容取值没啥关系,电容值应该是提前设计好的;
单位电容根据mismatch和noise取;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 22:20 , Processed in 0.030494 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表