设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › LVS VSS衬底错误
返回列表 发新帖
查看: 1042|回复: 8

[解决] LVS VSS衬底错误

[复制链接]
savior_
发表于 2024-4-11 16:35:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 savior_ 于 2024-4-11 21:11 编辑

LVS报错好像是说VSS对应的衬底没有连接上，但是画的版图中只有一个NMOS器件，而且我把VSS的pin脚打在了guardring的M1上（VDD pin脚也是同样的方式打在guardring的M1上），为什么还显示错误呢？
【已解决】NMOS器件也要包含在T3层中，现DRC、LVS、ERC均通过

截屏2024-04-11 下午4.30.46.png
回复

举报

fengrlove
发表于 2024-4-11 16:38:42 | 显示全部楼层
能看看完整的电路和版图吗
回复 支持 反对

举报

savior_
 楼主| 发表于 2024-4-11 16:42:24 | 显示全部楼层


fengrlove 发表于 2024-4-11 16:38
能看看完整的电路和版图吗


这是原理图和版图

原理图

原理图

版图

版图
回复 支持 反对

举报

fengrlove
发表于 2024-4-11 16:52:11 | 显示全部楼层
pmos  上面盖的layer和外面环的那个layer是啥
回复 支持 反对

举报

savior_
 楼主| 发表于 2024-4-11 17:08:05 | 显示全部楼层


fengrlove 发表于 2024-4-11 16:52
pmos  上面盖的layer和外面环的那个layer是啥


分别是triple well和NWell

EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fengrlove
发表于 2024-4-11 17:20:44 | 显示全部楼层
UMC吗？ triple well应该包在nmos上吧？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

savior_
 楼主| 发表于 2024-4-11 19:11:24 | 显示全部楼层
本帖最后由 savior_ 于 2024-4-11 19:13 编辑


fengrlove 发表于 2024-4-11 17:20
UMC吗？ triple well应该包在nmos上吧？


是GF，我按照设计手册画的，然后DRC过了，应该没有问题？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

note30933
发表于 2024-4-12 11:00:38 | 显示全部楼层
把整个N-MOS(含BULK ring)放在triple well试试看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ncash0933
发表于 2024-4-12 11:18:32 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-4 16:11 , Processed in 0.115798 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表