SDM ADC中开关对ENOB的影响

jcxwzy

借助matlab建模，可在virtuoso中搭建理想电路模型，得到的ENOB与matlab结果相接近，此时使用理想积分器以及理想开关；


但是在替换CMOS开关时出现了问题，VDD=3与VDD=5的 ENOB相差较大，比如ENOB_3V=19bit，而ENOB_5V=17bit，观察FFT还是3次谐波恶化严重；

此时仅第一级积分开关为CMOS开关，其他均为理想开关，这个因VDD变化而导致的非线性是charge injection主导还是时钟馈通主导的？

开关替换时发现，主要还是采样保持处开关会对ENOB造成较大影响；

luciano

可能是采样开关太小了，采样的时候没有建立完成，需要算一下时间常数RC，R需要足够小才能保证建立精度

jcxwzy

   

luciano 发表于 2024-4-7 11:01
可能是采样开关太小了，采样的时候没有建立完成，需要算一下时间常数RC，R需要足够小才能保证建立精度 ...

你好，这个可以遍历开关尺寸扫描，不过3V可以，而5V不行就说不通了，5V情况下开关等效电阻应该更小；

HGL

是不是能直接看采样的线性度呢，SDM不需要栅压自举吗

jcxwzy

   

HGL 发表于 2024-4-7 17:23
是不是能直接看采样的线性度呢，SDM不需要栅压自举吗

采样的线性度是可以直接看的，是好的，这个电源电压3-5.5V相对较高，不用自举开关；

hzycjk

   

jcxwzy 发表于 2024-4-8 13:23
采样的线性度是可以直接看的，是好的，这个电源电压3-5.5V相对较高，不用自举开关；
...

大佬你好，这个采样开关的线性度从哪可以直接看呢