PLL失锁了

xq19901211

如图，PLL结构如下
不开doubler模块时：


1.不开doubler时，可以锁定，但是锁定电压和开环校准的电压相比是偏低的


2.不开doubler时的积分相噪与DIV输出的占空比有关，在一个占空比条件下，会有一小段频率相噪比较差(但是锁定了)
在另一个占空比条件下，会有其它一小段频率相噪比较差(但是锁定了)
3.通过vref 1.2V(由bandgap产生)提高div_ldo输入&输出电压，也会有一小段频率相噪比较差(但是锁定了)


开doubler模块时，调PFD延时没有效果，CP电流开了最大：

1.开doubler时一般条件不能锁定，可以通过div_ldo外灌1.2V锁定
2.开doubler时一般条件下，失锁时vctrl(LPF输出电压)很小，0.0几V
3.开doubler时一般条件下，失锁时vc_sel越小，产生的频率与目标频率越近，没锁定
4.开doubler时一般条件下，外灌cp_ldo输入越低，产生的频率与目标频率越近，没锁定
5.开doubler时一般条件下，Kvco选择最低档，产生的频率与目标频率越近，没锁定





问题过去三个月了，请教各位大佬，开doubler主要会影响什么？还有什么调试和仿真的方法能验证下？

xq19901211

@lwjee

xq19901211

@semico_ljj

xq19901211

@semico_ljj

ipmsn5

你把VCO control voltage拉出来看看，就大约知道问题在哪儿了。

ipmsn5

另外，doubler不是正经电路，没有这样用的，

磐磬

1、正常锁定时vc电压比校准时的低只能说明校准精度不够，频率偏大；
2、从后面的现象分析，你的DIV_LDO工作不太正常，可能有稳定性问题。外灌1.2V DIV_LDO，不开doubler的时候相噪有恶化吗？
3、还有一个可以从仿真上看，DIV的所有DFF的内部节点，有没有floating的点。这种floating的点很容易导致振荡，影响锁定后的相噪，甚至让环路失锁。

xq19901211

ipmsn5 发表于 2024-3-31 08:31
你把VCO control voltage拉出来看看，就大约知道问题在哪儿了。

好的，谢谢，明天拉出来用示波器看看

xq19901211

ipmsn5 发表于 2024-3-31 08:32
另外，doubler不是正经电路，没有这样用的，

doubler应该怎么用啊？新人见过的少

bright_pan

你的double电路输出的脉宽多少？ 有没有可能太窄了，在pfd这里没有正常作为方波识别？

因为你不用doubler，结果也不是非常好，pfd电路值得怀疑。