如何在tessent shell中调用dc命令

DFTbin · 发表于 2024-3-28 09:38:58

请教，如何在tessent工具给网表插入mbist电路后的综合阶段，设置综合选项，使插入的clock gating cell为ICG，而不是由latch加上or and门。

情况具体如下：插入mbist的脚本最后综合的命令如下：

set_run_synthesis_options dc_shell -startup_file ./rm_setup.tcl -compilation_options {-scan -gate_clock}
report_run_synthesis_options
run_synthesis

该命令下的综合结果发现clock gating cell依然是latch+组合逻辑；并且在脚本read_cell_library的时候，就已经设置了dft_cell_selection里的clock_gating_and和clock_gating_or；还有rm_setup.tcl中已经增加了
set_clock_gating_style -sequential_latch cell \
                              -positive_edge_logic {intergrated} \
                           -negetive_edge_logic {intergrated}命令和选项，但无济于事

看了tessent_shell里set_run_synthesis_options命令的说明，在该命令后接着增加
-pre_compilation_commands set_clock_gating_style -sequential_latch cell \
                                                                        -positive_edge_logic {intergrated} \
                                                                        -sequential_latch cell \
                                                                        -negetive_edge_logic {intergrated}这些命令后也没有用，综合log里会报告说“unknow options -sequential_latch cell”