后仿出现EEROR

58023dhj · 发表于 2024-3-27 17:58:18

您需要登录才可以下载或查看，没有账号？注册

x

做我在电路设计后进行版图的仿真，好几个电路放在一块联合成一个单通路电路，联合前仿真能够正常工作，后仿也能正常工作将单通路复制成3通路，版图也进行了集成，前仿真能通过，但是后仿真就会出现EEROR，我提取了No RC进行后仿真也出现了EEROR，想请问这是什么原因，该如何解决呢

frankobvip · 发表于 2024-3-27 18:21:39

电路不收敛，
后仿仿DC，不收敛性是容易出现。
可以先不仿真dc，仿真transient

58023dhj · 发表于 2024-3-28 10:07:43

frankobvip 发表于 2024-3-27 18:21
电路不收敛，
后仿仿DC，不收敛性是容易出现。
可以先不仿真dc，仿真transient ...

你好，我尝试过只进行tran仿真，他也会出现ERROR，说DC点没有tran也分析不了，我想请问为什么会出现后仿真不收敛的情况，是仿真条件设置的有问题还是网表出错，我的仿真条件设置的和前仿真一样，前仿能通过。

lightnight · 发表于 2024-3-28 13:50:16

后仿调用的模型可能也不一样了吧，同意楼上的说法，可以试试跑个上电的

[求助] 后仿出现EEROR