关于模拟stdcell和数字标准单元库

gxc_cjgs

标准PDK的管子有的时候很难画出只用M1的版图，既要省面积，又要省层次方便自动布线，这时候全定制就很有必要了吧？

99259

gxc_cjgs 发表于 2024-3-27 13:25
标准PDK的管子有的时候很难画出只用M1的版图，既要省面积，又要省层次方便自动布线，这时候全定制就很有必 ...

面积我觉得没有怎么省，正常画的话应该都会共用sd。

不过这样画确实可以省掉M2，毕竟CT和M1都是自己画。只不过图三这种对性能有要求的和图一图二普通的cell我不知道区别在哪里

tea_whz

一般我做模拟电路中使用的逻辑门单元会遵循数字stdcell的规则，高度统一，只用m1，有时候像DFF之类的如果不去定制mos管的话是无法用M1连出来的，这时候就去定制M1，去掉一些孔留下M1的走线空间，gate poly也会拉长方便连线。

99259

tea_whz 发表于 2024-3-27 16:52
一般我做模拟电路中使用的逻辑门单元会遵循数字stdcell的规则，高度统一，只用m1，有时候像DFF之类的如果不 ...

那么只用M1连线及定制M1连线是为了更好的性能吗？

tea_whz

99259 发表于 2024-3-27 21:07
那么只用M1连线及定制M1连线是为了更好的性能吗？

除非是高频，不然逻辑单元对性能要求不高，全M1连线的目的不是为了性能而是为了上层连线更加方便和灵活，不挤占连线空间，也不影响上层连线的方向

luwang

1.看应用场景，高频射频需要考虑EM IR等问题，叠金属，走宽线，尽量不留直角转弯，是常见的，如果就是普通的开关信号，那直接用标准库也可以，尽量复制出来和标准库的cellname做个区分，一般小工艺，标准库的单元有面积要求，这一点要注意。
2.根据DRC，尽量减小走线寄生，也就是RC，更短的走线和减少并行走线，会降低C，如果是做标准库，pin尽量留在底层，比如M1层，把绕线资源留给PR，在先进工艺中，金属都有固定的track。
3.根据自己的熟练程度和多电路的了解，基本上做了一些之后，其他的都是在这些基础上修修改改的，很快的

99259

那看来也得根据工艺的metal stack来决定吧，我最开始画较为复杂的DFF时也被允许使用M4连线，当时做的是finfet 1P13M，那如果是CMOS工艺Metal没有那么多的情况下，而且DRC似乎也没有那么严了，只用M1连线的必要性就凸显出来了[思考]

luwang

99259 发表于 2024-3-28 09:50
那看来也得根据工艺的metal stack来决定吧，我最开始画较为复杂的DFF时也被允许使用M4连线，当时做的是finf ...

能用这么高层次吗？做的5n，几家工艺都用过，有些工艺M2就行了，有些工艺用到M3，而且是少用，能我们要求太苛刻了吧

feilongt#2021

99259 发表于 2024-3-27 11:19
图里的是数字的，我导进来看了下，我觉得数字的应该都是工具生成的吧？应该不用手动画吧？不解
...

不知，都是手画的，至于多快，看类型，简单的几分钟，复杂点的一两个小时

99259

luwang 发表于 2024-3-28 13:28
能用这么高层次吗？做的5n，几家工艺都用过，有些工艺M2就行了，有些工艺用到M3，而且是少用，能我们要求 ...

那就差不多，t用M2就够，smic用到M3