关于DFT设计的仿真问题

haimingoop · 发表于 2024-3-20 14:14:42

您需要登录才可以下载或查看，没有账号？注册

x

请问做完ATPG以后，可以把pattern放在vcs里仿真吗，目前这部分资料比较少，有什么推荐的资料或者教程吗

蕾兹曼 · 发表于 2024-3-21 09:18:32

VCS好像不支持pattern直接仿真，可以转成Verilog再仿真

zxfzpf · 发表于 2024-3-21 10:01:01

必须可以仿真啊

zxfzpf · 发表于 2024-3-21 11:08:30

atpg产生verilog格式的tb就可以跑仿真了

haimingoop · 发表于 2024-3-21 12:20:04

zxfzpf 发表于 2024-3-21 10:01
必须可以仿真啊

好的，谢谢您

haimingoop · 发表于 2024-3-21 14:45:08

zxfzpf 发表于 2024-3-21 11:08
atpg产生verilog格式的tb就可以跑仿真了

你好，我想问下您说的tb是atpg工具可以直接产生的吗，我用tetramax做atpg，貌似最后只能写出来pattern，手册里也没有仿真相关的内容

蕾兹曼 · 发表于 2024-3-21 17:16:37

haimingoop 发表于 2024-3-21 14:45
你好，我想问下您说的tb是atpg工具可以直接产生的吗，我用tetramax做atpg，貌似最后只能写出来pattern， ...

write_testbench -input pattern_path(stil)/pattern_name -output path/tb.v (-replace(可选，用于生成时替换旧的同名tb))

蕾兹曼 · 发表于 2024-3-21 17:18:08

蕾兹曼发表于 2024-3-21 17:16
write_testbench -input pattern_path(stil)/pattern_name -output path/tb.v (-replace(可选，用于生成 ...

如果需要添加反标文件还可以加个选项：-parameter {-sdf xx/xx.sdf}

haimingoop · 发表于 2024-3-21 21:22:48

蕾兹曼发表于 2024-3-21 17:18
如果需要添加反标文件还可以加个选项：-parameter {-sdf xx/xx.sdf}

好的，谢谢您了

风展位 · 发表于 2024-3-23 16:22:09

pattern有多种文件形式，仿真的话，就生成相关的verilog形式的

[求助] 关于DFT设计的仿真问题