关于DFT设计的仿真问题

haimingoop · 发表于 2024-3-23 22:32:49

风展位发表于 2024-3-23 16:22
pattern有多种文件形式，仿真的话，就生成相关的verilog形式的

好的，谢谢您

jinfeier · 发表于 2024-4-8 13:27:15

蕾兹曼发表于 2024-3-21 17:18
如果需要添加反标文件还可以加个选项：-parameter {-sdf xx/xx.sdf}

请问出tb加反标sdf，和在VCS仿真时加sdf文件反标有什么不同吗

蕾兹曼 · 发表于 2024-4-9 15:54:33

jinfeier 发表于 2024-4-8 13:27
请问出tb加反标sdf，和在VCS仿真时加sdf文件反标有什么不同吗

应该是没什么区别的，跟直接在vcs的命令里面的-sdf选项是一样的，就是不用指定dut，没有选择min还是max，起作用的应该是sdf以及选择min还是max

[求助] 关于DFT设计的仿真问题