关于set_max_delay的问题

又来长脑了 · 发表于 2024-3-14 15:20:24

您需要登录才可以下载或查看，没有账号？注册

x

使用set_max_delay 去约束CDC path，在DC综合时添加-ignore_clock_latency选项，check_timing后显示双口RAM的CLK_B为endpoint没有约束，而不加这个选项则没有，这是为什么？（CLK_B是clockpin，为啥检查时endpoint）

登录/注册后可看大图

zero_0 · 发表于 2024-3-14 18:23:04

为了防止对同一个地址同时读写，两个时钟要错开因此要相互作为endpoint检查，看databook和.lib就知道了
这是K库时的原意，但事实上这应由设计保证，设计保证后约束上直接disable这两个时钟pin间的检查

[求助] 关于set_max_delay的问题