设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › candence跑LVS出错，小白求出，请大佬们指教 ...

1 23 / 3 页

发新帖

楼主: Eternal奺

[求助] candence跑LVS出错，小白求出，请大佬们指教

楼主| 发表于 2024-3-5 19:13:19 | 显示全部楼层

非常感谢各位大佬的耐心解答，我两个已经成功跑过了。问题就是链接/B/的时候没有添加过孔，以及GND 和 VCC没有放过孔！折磨了两三天现在终于结束了太开心了哈哈谢谢大佬们！！！

DRC

DRC

LVS

LVS

回复

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-28 08:27 , Processed in 0.013881 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表