带隙基准提供VREF和leader搭建的理想二阶调制器联仿，信噪比下降12dB

3317283886

3317283886

如题，带隙基准的功耗提升一倍后，结果只好了1dB。理想2阶调制器只有比较器是管子搭建的，其余都是理想器件，请问我要对带隙的输出滤波吗

3317283886

请各位大佬指点一下，感谢

gtfei

带隙基准输出经过buffer了吗？VREF是需要一定充放电带载能力的，需要buffer来提供该能力。

3317283886

gtfei 发表于 2024-2-23 10:36
带隙基准输出经过buffer了吗？VREF是需要一定充放电带载能力的，需要buffer来提供该能力。 ...

有的，第一个buffer是单位缓冲器，第二个buffer是把单端VREF转换为差分VREF

gtfei

3317283886 发表于 2024-2-23 11:23
有的，第一个buffer是单位缓冲器，第二个buffer是把单端VREF转换为差分VREF

1、检查VREF转差分后的实际电位和SDM单仿给的值能否对应

2、瞬态下检查VREF+和VREF-上的建立是否平稳

3317283886

gtfei 发表于 2024-2-23 11:33
1、检查VREF转差分后的实际电位和SDM单仿给的值能否对应

2、瞬态下检查VREF+和VREF-上的建立是否平稳

带隙输出VREF和SDM单仿给的值对应，我把带隙和调制器接上，用tran仿真，把VOUT用Spectrum计算SNR，87dB。但是我在tran里把transient noise点上，在noise Fmax填写10M，结果变成74dB。之前建立这个问题，我提高输出buffer的SR有改善，从78dB长到87dB

gtfei

3317283886 发表于 2024-2-23 13:50
带隙输出VREF和SDM单仿给的值对应，我把带隙和调制器接上，用tran仿真，把VOUT用Spectrum计算SNR，87dB。 ...

所以你问题中的12dB下降是指，使用相同电路的情况下，勾选trannoise和不勾选进行仿真，发现勾选trannoise后信噪比下降12dB是吧？
如果是因为加入trannoise引起的信噪比下降，就需要你提供其它信息了：
1、fft相关设置
2、噪声积分带宽设置值
3、对比一下前后两次频谱图明显差异在哪，底噪是否整体上抬，主信号能量是否变化，谐波能量是否恶化？

3317283886

gtfei 发表于 2024-2-23 14:39
所以你问题中的12dB下降是指，使用相同电路的情况下，勾选trannoise和不勾选进行仿真，发现勾选trannoise ...

这星期有事耽搁了这个，你看看这是理想VREF和实际带隙联仿的调制器输出频谱区别，都是取得8192点。频率1-1650Hz,可以看见噪底明显上升，请问我该怎么调整带隙？

gtfei

3317283886 发表于 2024-3-1 23:34
这星期有事耽搁了这个，你看看这是理想VREF和实际带隙联仿的调制器输出频谱区别，都是取得8192点。频率1- ...

从频谱对比上看起来，信号能量正常，底噪提升比较大，可以算一下带隙和buffer的积分噪声有多大，想办法把带隙和BUFFEER的积分噪声做低，同时加大SDM的采样电容应该也有一些提升。