在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 712|回复: 2

[求助] 为什么有分段式CDAC能减小总的电容值这个说法?

[复制链接]
发表于 2024-2-21 16:25:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬,小弟最近在看SAR ADC中的分段式CDAC,我个人感觉分段式CDAC只是能减小最高位和最低位电容大小的差距,并不能减小总的电容大小,因为总的电容大小是由采样热噪声来约束的。这样的话岂不是采用分段式CDAC并不能减小整体面积?
发表于 2024-2-21 17:06:07 | 显示全部楼层
对于DAC,根据热噪声计算出来的单位电容可能比工艺提供的最小电容还小,这种情况下,两种方式都只能用最小尺寸的单位电容,同等位数下,分段的优势就体现出来了。
发表于 2024-2-21 17:34:17 | 显示全部楼层
分段式CDAC的目的是在总电容大小不变的限制下,提高单个单位电容的大小;单位电容越大,mismatch越小,非线性越小。总结就是在噪声限制下,提高线性度
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 02:42 , Processed in 0.016028 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表