DUMMY的放置

zhaohaoyang

DUMMY的放置：

IC版图除了要体现电路的逻辑或功能确保LVS验证正确外，还要增加一些与LVS（电路匹配）无关的图形，以减小中间过程中的偏差，我们通常称这些图形为dummy layer。有些dummy layer　是为了防止刻蚀时出现刻蚀不足或刻蚀过度而增加的，比如metal　density 不足就需要增加一些metal dummy layer以增加metal　密度。另外一些则是考虑到光的反射与衍射，关键图形四周情况大致相当，避免因曝光而影响到关键图形的尺寸。下面列举了几个例子，其中还夹杂一些其他内容：

MOS　dummy

在MOS　两侧增加dummypoly，避免Length受到影响。对NMOS先加Ptype guard ring　连接VSS，接着加N　type guard ring　连接VDD。对PMOS先加Ntype 连接VDD，接着加P　type连接VSS。拆分MOS应为偶数根，Source端与四周guarring就近连接。比如拆分NMOS为偶数根,连接VSS的端在外侧并直接与四周guardring相连。

                              

RES　dummy　

类似于MOS　dummy方法增加dummy,　有时会在四周都加上。在poly/diff 电阻下面增加nwell　减轻noise　对电阻的影响，nwell连接高电位与sub反偏。Nwell电阻四周加sub cont　连接VSS。Nwell电阻为了降低光照使电阻阻值下降的影响，在上面覆盖metal并连接高电位。其次为给nwell电阻足够的margin　通常nwell宽度5-6um。

CAPdummy

    增加dummy方法类似，用Nwell阻挡相自于substrate的noise，Nwell接高电位与sub反偏。

关键走线与左右或上下走线的屏蔽采用相同层或中间层连接VSS来处理。

dcircuit

kankan

king-wa

学到了